会議情報

NANOARCH 2016: ACM/IEEE International Symposium on Nanoscale Architectures

会議のウェブサイトを表示するにはログインしてください
無料登録で公式サイトの閲覧、締切のトラッキング、メールリマインダーが利用できます。
新規登録 ログイン
締切カウントダウンバッジを埋め込む
NANOARCH
このデータを API で取得
検索とランキング一覧は資格情報なしで利用できます。このページの詳細データには無料の API キーが必要です。詳しくは開発者向けガイドをご覧ください。
投稿締切日:
2016-04-15
通知日:
2016-05-15
開催日:
2016-07-18
開催地:
Beijing, China
開催回数:
12
閲覧: 18963   フォロー: 1   参加: 0

会伴インデックス (CP-I)

46.6 / 100
全 5,682 件中 第 2,386 位 · 上位 42%
学術的評価 (35%) データなし — 中立の基準値 50 点として算入 —
投稿の選択性 (20%) データなし — 中立の基準値 50 点として算入 —
開催回数 (20%)
69
コミュニティの注目度 (10%)
15
公開情報の充実度 (15%)
25

使用した入力: 確認できる開催回数：12 · 会伴でフォローしている研究者：1 人 · 過去 24 か月にこのページを開いた研究者：2 人

公開情報で不足しているもの: 過去の採択率 (+4.5) · 過去の開催回 (+3.0) · 最優秀論文の記録 (+2.3)
主催者は会議を認証申請したうえで、このページから直接追加できます。スコアは毎晩再計算されます。このスコアを上げるには

信頼度 45% — スコアのうち、中立の基準値ではなく実際に観測されたデータに基づく割合。 このスコアの算出方法 · ランキングを見る · アルゴリズム版 1.1 · 算出日 2026-09-14

論文募集

NANOARCH 2016 (ACM/IEEE International Symposium on Nanoscale Architectures) is an academic conference held in Beijing, China on 2016-07-18. The paper submission deadline is 2016-04-15. Acceptance notifications are sent on 2016-05-15.

This 12th symposium will incorporate several exciting special sessions (e.g., beyond charge-based computing, benefits and challenges with emerging memory devices, and nanoelectronics for biomedical systems) and opportunities for interaction. In addition to Regular Papers (of up to 6 pages in length), we also invite 2-page Concept Papers in the area of nanofabrication, nano-computing, and emerging applications of nanosystems for presentation in Special Sessions. These concept papers would present lessdeveloped but radical and highly innovative work. NANOARCH is the annual cross-disciplinary forum for the discussion of novel post-CMOS and advanced nanoscale CMOS directions. The symposium seeks papers on innovative ideas for solutions to the principal challenge facing integrated electronics in the 21st century how to design, fabricate, and integrate nanosystems to overcome the fundamental limitations of CMOS. In particular, such systems could as follow: (1) contain unconventional nanodevices with unique capabilities, including directions beyond simple switches, (2) introduce new logic and memory concepts, (3) involve novel circuit styles, (4) introduce new concepts for computing, (5) explore security architectures with nanotechnology, (6) reconfigure and/or mask faults at much higher rates than in CMOS, (7) involve new paradigms for manufacturing, and (8) rethink the methodologies and design tools involved. Example topics (both theoretical and experimental) of interest include (but are not limited to): Nanoelectronic circuits, nanofabrics, computing paradigms and nanoarchitectures Paradigms and nanoarchitectures for computing with unpredictable devices Security architectures with nanofabrics Reliability aware computing 3D hybrid nanoarchitectures 2D/3D/hybrid nanodevice integration and manufacturing, with defect and fault tolerance Nanodevice and nanocircuit models, methodologies and computer aided design tools Fundamental limits of computing at the nanoscale
最終更新：Dou Sun（）

関連会議

関連ジャーナル

CCF正式名称インパクトファクター出版社ISSN
AIEEE Transactions on Multimedia9.7IEEE1520-9210
CKnowledge-Based Systems7.2Elsevier0950-7051
BSoftware & Systems Modeling3.2Springer1619-1366
AIEEE Transactions on Computers3.8IEEE0018-9340
CFuture Generation Computer Systems5.9Elsevier0167-739X
CNeurocomputing6.5Elsevier0925-2312
CPattern Recognition Letters3.9Elsevier0167-8655
BPattern Recognition7.6Elsevier0031-3203
IEEE Access3.6IEEE2169-3536
AIEEE Transactions on Dependable and Secure Computing7.5IEEE1545-5971

コメント 0

まだコメントはありません。

コメントするにはログインしてください